Synthèse
Volume 18, Numéro 2, Pages 24-31
2012-10-31
Auteurs : Messaoudi Kamel . Toumi Salah . Bourennane El-bay .
En plus des techniques parallèles de lecture, d’enregistrement et d’appel des sous blocs d’images, pour assurer le temps réel pour les algorithmes de traitement des images, il est nécessaire aussi d’implanter des structures parallèles pour les modules de calcul (les opérateurs) qui sont généralement des formules itératives. L’ensemble des structures et techniques doivent être synchronisé par une unité de contrôle. Dans ce papier, nous présentons une nouvelle solution d’implémentation matérielle des opérateurs utilisés dans les algorithmes de traitement des images et des vidéos. Les implémentations proposées, basées sur le parallélisme des données, sont réalisées en VHDL et vérifiées sur des plateformes reconfigurables de type FPGA.
Architecture matérielle – Opérateurs – Parallélisme des données – SAD – Encodeur H.264.
Elfoul Lantri
.
pages 19-38.
Boukelif Aoued
.
Mokhtari Mohamed
.
pages 81-92.
Trad Roufaida
.
Azizi Nabiha
.
Boukhamla Assia
.
pages 19-30.
Baarir Z
.
Doghmane N
.
Ouafi A
.
Terki N
.
pages 47-52.
Bouhlel Mohamed Salim
.
Abdelmoula Moez
.
Elloumi Moruad
.
Kamoun Loutfi
.
pages 61-76.